- 相關(guān)推薦
利用FPGA實現(xiàn)MMC2107與SDRAM接口設(shè)計
摘要：介紹基于現(xiàn)場可編程門陣列（FPGA），利用VHDL語言設(shè)計實現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲接口結(jié)構(gòu)和SDRAM控制狀態(tài)機的設(shè)計。引言
在嵌入式系統(tǒng)中，微控制器中通常有一定容量的存儲器，用來存放程序和數(shù)據(jù)，但由于片內(nèi)存儲器受器件規(guī)模和生產(chǎn)成本的制約，其容量通常不能滿足用戶實際需求，還需要使用半導(dǎo)體存儲器件來擴展存儲空間。如果采用SDRAM進行存儲擴展，可以大幅度地降低系統(tǒng)設(shè)計成本；但SDRAM控制時序比較復(fù)雜，給系統(tǒng)設(shè)計帶來很大困難。為了方便使用SDRAM，實現(xiàn)嵌入式系統(tǒng)中存儲的大容量擴展，本文介紹一種新穎的解決方案：采用FPGA技術(shù)和VHDL語言，實現(xiàn)MMC2107微控制器與SDRAM的接口設(shè)計。
1 SDRAM內(nèi)部結(jié)構(gòu)
SDRAM是一種具有同步接口的高速動態(tài)隨機存儲器。本文語選用的是三星公司生產(chǎn)的32M×8位SDRAM器件K4S560832A。K4S560832A存儲總?cè)萘?56M位，內(nèi)部分成4個全，每個體8M字節(jié)，內(nèi)部結(jié)構(gòu)如圖1所示。
K4S560832A為了能滿足各種系統(tǒng)的使用要求，提供了時鐘頻率、猝發(fā)長度、延時節(jié)拍等可編程參數(shù)。在芯片上電后可以通過地址線A12～A0配置，芯片只有在完成配置后才能進入正常工作狀態(tài)。在具體操作SDRAM時，首先，必須進行初始化配置，即寫模式寄存器，以便確定DRAM列選延遲節(jié)拍數(shù)、猝發(fā)類型、猝發(fā)長度等工作模式。然后通過ACT命令激活對應(yīng)地址的組，同時輸入行地址。最后，通過RD或WR命令輸入列地址，將相應(yīng)數(shù)據(jù)讀出或?qū)懭氲綄?yīng)的地址。操作完成后，用相關(guān)命令中止讀或?qū)懖僮�。在沒有操作的時候，每64ms必須對所有存儲單元刷新一遍（8192行），防止數(shù)據(jù)丟失。
圖1 K4S560832A內(nèi)部結(jié)構(gòu)
2 MMC2107組成結(jié)構(gòu)及外部總線接口
MMC2107是32位M-CORE系列MCU，是以M210microRISC核為CPU，最高系統(tǒng)時鐘可達33MHz；在MIPS。MMC2107是基于M210 CPU的、通用MCU系列中的第一個成員，具有很低的功耗；在主模式下，以最大系統(tǒng)時鐘運行，并且片內(nèi)所有模塊全部處于運行狀態(tài)時，最大的工作電流為200mA，特別適合于由電池供電的應(yīng)用場合。MMC2107的組成框圖如圖2所示。
從圖2可以看出，MMC2107片內(nèi)除了M210核以外，主要還有128KB Flash、8KB SRAM、外部總線接口、時鐘模塊、復(fù)位模塊、M-CORE到IPBUS之間的接口、中斷控制器模塊、8位邊沿端口葦、2個可編程間隔定時器（PIT1和PIT2）、看門狗定時器WDT、2個定時器模塊（TIM1和TIM2）、串行外圍接口SPI、2個串行通信接口（SCI1和SCI2）、ADC模塊、多個通用的輸入/輸出信號、TAP控制器等功能及模塊。
MMC2107在主模式和仿真模式下，支持MCORE訪問外部的存儲器或設(shè)備。這時，M-CORE的本地總線（內(nèi)部總線）擴展到片外，由外部總線接口（EBI）負責(zé)控制M-CORE局部總線和外地址空間之間的信息傳送。EBI有23位地址總線A[22:0]和4個片選信號CS[3:0]，使M-CORE的外部存儲存儲器地址空間可達32MB。EBI的數(shù)據(jù)傳送寬度可以是32位的，也可以是16位的，可以由片選模塊按4個片選通道分別予以設(shè)定，即片選通道0～3可各自編程選定。為了便于與各種速度的外設(shè)備相連，EB1在片選模塊的控制下，可以形成所需長度的外總線周期。在EBI發(fā)起一個外部數(shù)據(jù)傳送以后，EBI驅(qū)動并保持傳送所需的各種信號，直到該總線周期結(jié)束。使EBI結(jié)束現(xiàn)行總線周期的方法有兩種：EBI收到了由外邏輯發(fā)來的傳送響應(yīng)信號TA或TEA，或者收到了內(nèi)部傳送響應(yīng)信號，片選模塊可以為4個片選通道分別選擇總線周期結(jié)束的方法。
圖2 MMC2107組成框圖
3 FLEX10K系列FPGA
隨著深亞微米VLSI技術(shù)的迅速發(fā)展，F(xiàn)PGA/CPLD等可編程器件的資源有極大的發(fā)展。尤其是FPGA，器件的集成度已達到上千萬門，系統(tǒng)工作頻率已達到幾百MHz。FLEX10K系列FPGA是工業(yè)界第一個嵌入式的可編程邏輯器件。由于其具有高密度、低成本、低功率等特點，所以脫穎而出成為當(dāng)今Altera CPLD中應(yīng)用前景最好的器件系列。到目前為止，F(xiàn)LEX 10K系列已經(jīng)推出了FLEX10K、FLEX10KA、FLEX10KB、FLEX 10KV和FLEX10KE等5種分支系列，其集成度也達到前所未有的250 000門。FLEX10K主要由嵌入式陣列塊（EAB）、邏輯陣列塊（LAB）、快速布線通道（FastTrack）和I/O單元組成，具有如下特點：
①片上集成了實現(xiàn)宏函數(shù)的嵌入式陣列和實現(xiàn)普通函數(shù)的邏輯陣列；
②高密度，具有10 000～250 000個可用門；
③支持多電壓（multivolt）I/O接口，低功耗，遵守全PCI總線規(guī)定，內(nèi)帶JTAG邊界掃描測試電路；
④通過外部EPROM、集成控制器或JTAG接口實現(xiàn)在電路可重構(gòu)（ICR）；
⑤快速、可預(yù)測連線延時的快速通道連續(xù)式布線結(jié)構(gòu)；
⑥實現(xiàn)高速、多輸入邏輯函數(shù)的專用級聯(lián)鏈；
⑦增強功能的I/O引腳，每個引腳都有一個獨立的三態(tài)輸出使能控制，都有漏極開路選擇；
⑧具有快速建立時間和時鐘到輸出延時的外部寄存器；
⑨多種封裝方式可任意選擇。
本文所采用的FLEX 10K系列器件是FLEX 10KA EPF10K30AQC240引腳器件。
圖3 SDRAM存儲系統(tǒng)基本結(jié)構(gòu) 圖4 SDRAM存儲器初始化狀態(tài)機
4 MMC2107微控制器SDRAM接口設(shè)計
本文介紹MMC2107外部SDRAM存儲系統(tǒng)的實際存儲容量為32M×32位，使用4片三星公司生產(chǎn)的K4S560832A存儲器芯片。系統(tǒng)MMC2107支持對存儲單元的讀寫和刷新。MMC2107對讀寫存儲器的讀寫以32位單位進行（數(shù)據(jù)寬度32位），每次讀寫由外部決定訪存周期。采用分散刷新方式，7.8μs執(zhí)行1次自動刷新命令；如果長時間沒有訪存操作，自動進入低功耗模式。
4.1 SDRAM存儲接口結(jié)構(gòu)
本文使用了1片F(xiàn)PGA可編程
【利用FPGA實現(xiàn)MMC2107與SDRAM接口設(shè)計】相關(guān)文章：
MPC8272總線與DSP HPI總線接口的FPGA實現(xiàn)03-07
談DSP HPI總線與MPC8272總線接口的FPGA實現(xiàn)03-08
基于FPGA的TS over lP的設(shè)計與實現(xiàn)03-21
基于DDR SDRAM的信號發(fā)生器設(shè)計與實現(xiàn)03-30
QDRII SRAM控制器的設(shè)計與FPGA實現(xiàn)03-30
利用FPGA實現(xiàn)模式可變的衛(wèi)星數(shù)據(jù)存儲器糾錯系統(tǒng)03-19
基于FPGA的指紋特征點集匹配的設(shè)計與實現(xiàn)03-07