- 相關(guān)推薦
相位差可調(diào)的雙通道信號發(fā)生器的設(shè)計(jì)
摘要：為了調(diào)節(jié)兩路相同頻率正弦信號之間的相位差，采用DDS技術(shù)設(shè)計(jì)了相位關(guān)系可調(diào)的雙通道信號發(fā)生器。該信號發(fā)生器的輸出頻率范圍為0Hz～150MHz，頻率分辨率為1μHz，相位調(diào)節(jié)范圍為0°～360°，分辨率為0．022°。它不僅可輸出兩路相同頻率、相位差可調(diào)的正弦信號，而且可分別作為兩路獨(dú)立的可調(diào)頻、調(diào)幅、調(diào)相的信號發(fā)生器使用。正弦信號發(fā)生器作為電子技術(shù)領(lǐng)域中最基本的電子儀器，廣泛應(yīng)用于航空航天測控、通信系統(tǒng)、電子對抗、電子測量、科研等各個(gè)領(lǐng)域中[1～2]。隨著電子信息技術(shù)的發(fā)展，對其性能的要求也越來越高，如要求頻率穩(wěn)定性高、轉(zhuǎn)換速度快，具有調(diào)幅、調(diào)頻、調(diào)相等功能，另外還經(jīng)常需要兩路正弦信號不僅具有相同的頻率，同時(shí)要有確定的相位差。
要實(shí)現(xiàn)兩路信號具有確定的相位差，通常有兩種實(shí)現(xiàn)方法：—‘種是采用移相器實(shí)現(xiàn)，如阻容移相網(wǎng)絡(luò)、電感移相器、感應(yīng)分壓器移相器等。這種方法有許多不足之處，如移相精度受元件特性的影響大、移相精度差、移相操作不方便、移相角受負(fù)載和時(shí)間等因素的影響而漂移等；另一種是采用數(shù)字移相技術(shù)，這是目前移相技術(shù)的潮流[3]。數(shù)字移相技術(shù)的核心是先將模擬信號或移相角數(shù)字化，移相后再還原成模擬信號。本文采用直接數(shù)字頻率合成技術(shù)設(shè)計(jì)了雙通道正弦信號發(fā)生器，可以輸出兩路頻率相同、相位差可調(diào)的正弦信號。兩通道還可以獨(dú)立使用，分別進(jìn)行調(diào)頻、調(diào)幅及調(diào)相。該信號發(fā)生器具有頻率穩(wěn)定度高及調(diào)頻、調(diào)相迅速的優(yōu)點(diǎn)。
1 直接數(shù)字頻率合成器的基本原理
頻率合成是指對一個(gè)標(biāo)準(zhǔn)信號頻率經(jīng)過一系列算術(shù)運(yùn)算，產(chǎn)生具有相同精度和穩(wěn)定度的大量離散頻率的技術(shù)。頻率合成有多種實(shí)現(xiàn)方法，其中直接數(shù)字頻率合成技術(shù)與傳統(tǒng)頻率合成技術(shù)相比具有難以比擬的優(yōu)點(diǎn)，如頻率切換速度快、分辨率高、頻率和相位易于控制等[4～5]因此得到越來越廣泛的應(yīng)用，成為當(dāng)今現(xiàn)代電子系統(tǒng)及設(shè)備中頻率源設(shè)計(jì)的首選。
直接數(shù)字頻率合成器由參考時(shí)鐘、相位累加器、正弦查詢表和D／A轉(zhuǎn)換器組成，如圖1所示。
直接數(shù)字頻率合成技術(shù)是根據(jù)相位間隔對正弦信號進(jìn)行取樣、量化、編碼，然后儲存在EPROM中構(gòu)成一個(gè)正弦查詢表。頻率合成時(shí)，相位累加器在參考時(shí)鐘的作用下對時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，同時(shí)將累加器輸出的累加相位與頻率控制字K預(yù)置的相位增量相加，以相加后的吉果形成正弦查詢表的地址；取出表中與該相位對應(yīng)的單元中的幅度量化正弦函數(shù)值，經(jīng)D／A轉(zhuǎn)換器輸出模擬信號，再經(jīng)低通濾波器平滑得到符合要求的模擬信號。相位累加器的最大計(jì)數(shù)長度與正弦查詢表中所存儲的相位分隔點(diǎn)數(shù)相同，由于相位累加器的相位增量不同，將導(dǎo)致一周期內(nèi)的取樣點(diǎn)數(shù)不同，在取樣頻率(由參考時(shí)鐘頻率決定)不變的情況下，輸出信號的頻率也相應(yīng)變化。如果設(shè)定累加器的初始相位，則可以對輸出信號進(jìn)行相位控制。 由采樣原理可知，如果使用兩個(gè)相同的頻率合成器，并使其參考時(shí)鐘相同，同時(shí)設(shè)定相同的頻率控制字、不同的初始相位，那么在原理上就具備了實(shí)現(xiàn)輸出兩路具有一定相位差的同頻信號的可能性。
AD9852是ADI公司生產(chǎn)的高集成度的頻率、相位、幅度可調(diào)的直接數(shù)字頻率合成器，內(nèi)部集成了高性能D／A轉(zhuǎn)換器、高速比較器、程序寄存器、參考時(shí)鐘倍頻器及可實(shí)現(xiàn)各種運(yùn)算的高性能的數(shù)字控制單元，并且可以實(shí)現(xiàn)全數(shù)字編程控制。AD9852的輸出信號頻率控制字為48位，使輸出頻率調(diào)節(jié)分辨率達(dá)到1μHz，輸出信號的頻率范圍可從直流到150MHz，相位調(diào)節(jié)控制字為14位，相調(diào)節(jié)分辨率為0．022°，幅值調(diào)節(jié)控制字為12位。本文所設(shè)計(jì)的信號發(fā)生器以兩片AD9852為核心。
圖2
2 信號發(fā)生器的硬件設(shè)計(jì)
信號發(fā)生器由計(jì)算機(jī)、接口電路、CPLD、頻率合成芯片、低通濾波器組成，其組成框圖如圖2所示。計(jì)算機(jī)通過接口電路和CPLD分別給兩片頻率合成芯片AD9852送人頻率控制字、相位控制字和幅值控制字，使其輸出一定頻率、相位和幅值的正弦波信號，經(jīng)過低通濾波器后形成平滑的正弦波。
要使兩路輸出信號A和B的相位差可調(diào)，必須保證兩路信號同步，為此要滿足以下條件：
(1)輸入到兩個(gè)AD9852的參考時(shí)鐘之間要有足夠小的相位偏移。這個(gè)相移會導(dǎo)致輸出信號之間產(chǎn)生與之成比例的相移。因此必須精心進(jìn)行布線設(shè)計(jì)，使從CPLD輸出參考時(shí)鐘的引腳到兩個(gè)AD9852的參考時(shí)鐘輸入引腳的引線距離相等，以保證系統(tǒng)時(shí)鐘同步。另外，參考時(shí)鐘上升／下降沿的抖動應(yīng)盡可能小，并且上升／下降時(shí)間應(yīng)盡可能短，因?yàn)椴煌珹D9852輸入電路的觸發(fā)電壓不同，因此參考時(shí)鐘的上升／下降沿時(shí)間長會增加輸出信號的相位誤差。
(2)頻率控制字送到AD9852的數(shù)據(jù)緩沖區(qū)后，還必須通過一個(gè)更新時(shí)鐘才能將數(shù)據(jù)緩沖區(qū)中的數(shù)據(jù)送到相位累加器，成為有效數(shù)據(jù)后進(jìn)行輸出。AD9852有兩種更新時(shí)鐘產(chǎn)生方式，一種由芯片內(nèi)部自動產(chǎn)生，另一種由外部提供。要使兩路輸出信號同步，必須使用外部I／O更新時(shí)鐘，同時(shí)必須使參考時(shí)鐘信號(REFCLK)與外部I／O更新時(shí)鐘(UPDATE CLK)上升沿之間滿足圖3所示的時(shí)序關(guān)系。
更新時(shí)鐘的上升沿必須在參考時(shí)鐘的下降沿0．3ns之后與下一個(gè)下降沿1．5ns之前之間(圖3中深色區(qū)間為有效區(qū)域)產(chǎn)生，這樣可以使兩個(gè)AD9852工作在相同的系統(tǒng)時(shí)鐘(參考時(shí)鐘乘以一定倍數(shù))下，且它們的系統(tǒng)時(shí)鐘脈沖數(shù)相差不能超過1個(gè)脈沖。
(3)在第一次傳送數(shù)據(jù)之前必須先使AD9852復(fù)位，以保證AD9852的輸出相位可知。因?yàn)锳D9852的相位輸出是連續(xù)的，所示復(fù)位信號可使兩個(gè)AD9852的相位累加器復(fù)位到COS(0)狀態(tài)。新的數(shù)據(jù)送到相位累加器時(shí)，它們之間的相位關(guān)系可以得到保持，也可以通過相位控制字來調(diào)節(jié)兩片AD9852之間的相位差。
CPLD(大規(guī)�？删幊踢壿嬈骷�)具有靜態(tài)可重編程或在線動態(tài)重構(gòu)的特性，使得硬件功
【相位差可調(diào)的雙通道信號發(fā)生器的設(shè)計(jì)】相關(guān)文章：
基于FPGA的DDS信號發(fā)生器的設(shè)計(jì)03-03
基于DDR SDRAM的信號發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)03-30
基于軟件無線電的多制式信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)03-19
基于CPLD的三相多波形函數(shù)發(fā)生器設(shè)計(jì)03-19
高速視頻信號的光纖傳輸系統(tǒng)設(shè)計(jì)03-21
基于單片機(jī)技術(shù)的波形發(fā)生器采用單片機(jī)設(shè)計(jì)(一)03-07