- 相關推薦
基于PCI總線的雷達視頻采集方案
摘要：分析了雷達視頻采集的必要性和意義，介紹了通過PCI實現(xiàn)高速雷達視頻信號的采集實現(xiàn)方案，并分析了方案中的各個模塊的功能。在傳統(tǒng)的雷達顯示終端中所涉及到的視頻信號是模擬的，隨著計算機技術和IC技術的不斷發(fā)展，使這種模擬信號的數(shù)字化成為可能，使得雷達視頻的存儲和遠距離傳輸成為可能，并在實際中得到越來越多的應用。在基于這種技術背景下開展了相應的研究。
1 視頻采集方案可行性分析
方案的設計主要考慮雷達視頻帶寬，即距離分辨率。在采集卡部分影響帶寬的數(shù)據(jù)瓶頸在于三方面：AD采樣量化、FIFO讀寫速度和PCI的DMA速度。硬件方案中采用TLC5540，最高采樣率可以達到40MHz，采樣深度為8bits；FIFO采用IDT72V36100，最高讀寫速度可以達到133MHz；計算機PCI總線的數(shù)據(jù)帶寬可達到532Mbps，在實際中，由于受硬件環(huán)境，如主機板和CPU的影響，采用133Mbps的PCI卡。在PC機部分數(shù)據(jù)瓶頸主要在于磁盤數(shù)據(jù)訪問速度，普通磁盤的數(shù)據(jù)訪問速度為40Mbps。若數(shù)字化雷達視頻帶寬達到30Mbps、量化深度為8bits，則數(shù)據(jù)采樣率為30MHz，距離分辨率為300，000，000／2／30,000，000=5m，這樣的分辨率能夠滿足一般的導航和警戒雷達。若量化深度降低，則距離分辨率將進一步提高。由以上分析可見所采用方案能夠滿足視頻的帶寬要求。
2 系統(tǒng)實現(xiàn)的關鍵點
2．1 方案中的雷達視頻數(shù)據(jù)流程和結(jié)構(gòu)
對于30MHz帶寬的數(shù)字化雷達視頻信號要求實時傳輸，合理地安排數(shù)據(jù)的流程非常重要。其流程如圖1所示。
由底層到應用程序，雷達數(shù)據(jù)主要經(jīng)過三個數(shù)據(jù)傳輸過程。(1)由數(shù)據(jù)采集卡至設備驅(qū)動，在數(shù)據(jù)采集卡中采用了雙FIFO技術，通過DMA單個FIFO一次傳輸一幀雷達數(shù)據(jù)，即一個主脈沖正程的雷達回波信號。這里雙FIFO的作用在于信號的實時傳送，采集卡對FIF01寫入時，驅(qū)動程序通過DMA將FIFO2的數(shù)據(jù)傳入BLK2中，此為數(shù)據(jù)通道CH2，CHl為FIFO1與BLK2之間的通道。在系統(tǒng)中，CH1和CH2分時復用一個DMA通道。(2)驅(qū)動程序和顯示應用模塊的數(shù)據(jù)交互，采用了乒乓存儲區(qū)的技術，如圖1所示。當DMA占用BLKl時，顯示應用程序?qū)LK2中的雷達視頻數(shù)據(jù)讀入，進行數(shù)據(jù)合并、抗異步干擾處理，并實時顯示。(3)驅(qū)動模塊與數(shù)據(jù)存儲模塊的數(shù)據(jù)交互，這個交互過程和上面相似，不過，對于BLKl、BLK2的訪問都要和顯示應用程序分時進行。
在時序上，各個數(shù)據(jù)通道的詳細分時關系如圖2所示。
如圖2所示，在第N＋1個主脈沖回波內(nèi)，數(shù)據(jù)采集卡將AD變換之后實時數(shù)字雷達信號寫入FIFO2中(數(shù)據(jù)排隊)，通過DMA將FIFO2的數(shù)據(jù)傳入BLKl(CHl)，同時將BLK2的數(shù)據(jù)傳入顯示應用模塊(CH4)和數(shù)據(jù)存儲模塊(CH6)。
由于在CHl～CH6中傳送的數(shù)字化雷達視頻數(shù)據(jù)都有特定的時序，且都是實時數(shù)據(jù)，故通道中的數(shù)據(jù)幀格式相對簡單，幀頭沒有同步頭和差錯控制。幀格式如圖3所示。
圖4
在幀頭高字位給出13位方位碼，同時預留出高3位，用以傳輸方位碼的特征信息，如正北信號、扇區(qū)信號和圖元信號，這些信號在硬件(數(shù)據(jù)采集卡)中容易實現(xiàn)，能節(jié)省軟件的處理時間。在目前的系統(tǒng)中，這些特征信息還用不到，在具體到雷達數(shù)據(jù)的分析時，這些信息能起到很重要的作用。幀頭的低字位給出距離信息，包括低4位的量程信息和高12位的距離采樣深度。
2．2 數(shù)據(jù)采集卡的實現(xiàn)
雷達數(shù)據(jù)采集卡在本系統(tǒng)中起到基石的作用，它將由雷達接收機送下來的模擬視頻信號采樣量化，經(jīng)過量程歸并后，相對于主脈沖對齊，然后加入幀頭信息，通過DMA傳輸給驅(qū)動程序。數(shù)據(jù)采集卡的功能結(jié)構(gòu)如圖4所示。
圖5
數(shù)據(jù)采集卡共有七個主要模塊：PCI總線控制模塊采用通用芯片PCI9080橋接本地總線和PCI總線；本地總線控制模塊CM負責卡內(nèi)控制信號和狀態(tài)信號的交互；SYN為外部方位碼和主脈沖的同步模塊，它根據(jù)主脈沖產(chǎn)生AD的采樣時鐘和量程歸并時鐘；AD采用TLC5540對雷達視頻信號進行采樣量化；MERGE模塊為量程歸并模塊；PACK模塊將由SYN和MERGE模塊送來的方位碼和視頻數(shù)據(jù)打包成幀，并排隊送入FIFO；FIFO模塊將幀結(jié)構(gòu)的雷達數(shù)據(jù)通過DMA傳給驅(qū)動程序。在硬件的實現(xiàn)上采用了可編程器件CPLD。
2．3 用CPLD實現(xiàn)雙FIFO控制
采集卡中數(shù)字化雷達視頻信號在推入FIFO之前要經(jīng)過打包成幀的處理，這個處理過程通過一片EPM7128SLC84—10實現(xiàn)。其內(nèi)部的控制邏輯如圖5所示。
圖6
圖3中，數(shù)據(jù)幀的幀頭包含方位信息和數(shù)據(jù)量以及量程信息，這一部分的處理在圖5的head模塊中實現(xiàn)；視頻量化深度為8位，并行推入FIFO為16位，這就需要將數(shù)據(jù)移位合并，這
【基于PCI總線的雷達視頻采集方案】相關文章：
基于USB總線的高速數(shù)據(jù)采集系統(tǒng)03-26
基于PXI總線的數(shù)據(jù)采集模塊的設計03-07
基于USB總線的實時數(shù)據(jù)采集系統(tǒng)設計與實現(xiàn)03-19
基于PCI總線的雙DSP系統(tǒng)及WDM驅(qū)動程序設計03-19
高速PCI總線接口模塊設計03-08
高速PCI總線接口卡的開發(fā)03-18