SIP協(xié)議棧的設計及性能優(yōu)化

全部作者： 鄭智 第1作者單位： 武漢理工大學 論文摘要： 本文介紹了會話初始協(xié)議（SIP）的基本內容，采用分層、模塊化的方法設計了SIP協(xié)議棧，并提出了1種優(yōu)化的內存管理機制。測試結果表明協(xié)議棧的性能有了較大的提高。 關鍵詞： 會話初始協(xié)議，協(xié)議棧，內存管理 (瀏覽全文) 發(fā)表日期： 2007年05月16日 同行評議：

本文介紹SIP協(xié)議棧，對其中的內存管理方式提出改進，并完成性能測試。有1定的參考意義。本文尚存在以下問題：1、題目過大；2、英文摘要不規(guī)范，中文摘要要合理組織；3、文獻沒有反映近3年的研究成果； 4、沒有改進前后的比較測試實驗；5、改進思路不夠嚴謹；建議作者進行深入工作，進1步完善。　

綜合評價： 修改稿： 注：同行評議是由特聘的同行專家給出的評審意見，綜合評價是綜合專家對論文各要素的評議得出的數(shù)值，以1至5顆星顯示。

【SIP協(xié)議棧的設計及性能優(yōu)化】相關文章：

網絡視頻系統(tǒng)性能測試及優(yōu)化07-15

SIP協(xié)議在IMS系統(tǒng)中的應用07-21

嵌入式精簡TCP/IPV6協(xié)議棧的設計與實現(xiàn)08-05

智能傳感器的藍牙協(xié)議棧與SoC結構設計10-20

基于MSP430的簡單IPv6協(xié)議棧的設計與實現(xiàn)08-07

基于SIP協(xié)議的forking功能的研究和實現(xiàn)09-06

高性能iSCSI設計分析09-29

分析某發(fā)射部件功率自動優(yōu)化性能改善措施09-14

DLX處理器流水線性能優(yōu)化(一)08-17

領導電信界的革命：SIP07-30