華為硬件筆試試題

　　華為硬件題目

　　一 選擇

　　1.微分電路

　　2.CISC,RISC

　　答：CISC(復(fù)雜指令集計(jì)算機(jī))和RISC(精簡指令集計(jì)算機(jī))是前CPU 的兩種架構(gòu)。早期的CPU全部是CISC架構(gòu)，它的設(shè)計(jì)目的是要用最少的機(jī)器語言指令來完成所需的計(jì)算任務(wù)。 CISC(Complex Instruction Set Computer)結(jié)構(gòu)有其固有的缺點(diǎn)，CISC 指令集的各種指令中，其使用頻率卻相差懸殊，大約有20%的指令會被反復(fù)使用，占整個(gè)程序代碼的80%。而余下的80%的指令卻不經(jīng)常使用，在程序設(shè)計(jì)中只占20%，顯然，這種結(jié)構(gòu)是不太合理的。RISC 并非只是簡單地去減少指令，而是把著眼點(diǎn)放在了如何使計(jì)算機(jī)的結(jié)構(gòu)更加簡單合理地提高運(yùn)算速度上。RISC 結(jié)構(gòu)優(yōu)先選取使用頻最高的簡單指令，避免復(fù)雜指令;將指令長度固定，指令格式和尋地方式種類減少;以控制邏輯為主，不用或少用微碼控制等措施來達(dá)到上述目的。

　　到目前為止，RISC體系結(jié)構(gòu)也還沒有嚴(yán)格的定義，一般認(rèn)為，RISC 體系結(jié)構(gòu)應(yīng)具有如下特點(diǎn)：

　　采用固定長度的指令格式，指令歸整、簡單、基本尋址方式有2～3種。

　　使用單周期指令，便于流水線操作執(zhí)行。

　　大量使用寄存器，數(shù)據(jù)處理指令只對寄存器進(jìn)行操作，只有加載/ 存儲指令可以訪問存儲器，

　　以提高指令的執(zhí)行效率。當(dāng)然，和CISC 架構(gòu)相比較，盡管RISC 架構(gòu)有上述的優(yōu)點(diǎn)，但決不能認(rèn)為RISC 架構(gòu)就可以取代CISC 架構(gòu)，事實(shí)上，RISC 和CISC 各有優(yōu)勢，而且界限并不那么明顯�，F(xiàn)代的CPU 往往采CISC 的外圍，內(nèi)部加入了RISC 的特性，如超長指令集CPU 就是融合了RISC 和CISC 的優(yōu)勢，成為未來的CPU 發(fā)展方向之一

【華為硬件筆試試題】相關(guān)文章：

華為硬件筆試題考點(diǎn)分析07-09

華為硬件筆試技術(shù)題目10-27

華為硬件面試題09-22

華為筆試題目10-09

華為筆試題列舉09-16

2017華為筆試題及答案05-25

華為java筆試題及分析10-07

華為Java筆試題一05-22

華為面試筆試題08-11

華為文秘筆試題目06-27