飛利浦筆試試題

      1．用邏輯門和cmos電路實(shí)現(xiàn)ab+cd。
　　2．用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。
　　3．給了reg的setup和hold時(shí)間，求中間組合邏輯的delay范圍。
　　4．如何解決亞穩(wěn)態(tài)。
　　5．用Verilog/VHDL寫一個(gè)fifo控制器。
　　6．用Verilog/VDDL檢測(cè)stream中的特定字符串。
 

【飛利浦筆試試題】相關(guān)文章：

飛利浦－大唐筆試題07-31

飛利浦最新筆試題目分享08-10

java筆試題，筆試題目分享08-10

ITT HR的筆試題目，筆試試題08-09

synopsys CS筆試題，筆試試題分享08-09

亞信科技筆試題，筆試題目分享08-09

揚(yáng)智Ali的筆試題，筆試題目分享08-09

騰訊筆試題 試題分享08-09

電廠筆試題 試題題目08-10

筆試題簡(jiǎn)介08-08