- 相關(guān)推薦
基于FPGA和ARM9的低空預(yù)警雷達(dá)信號處理點(diǎn)跡通網(wǎng)絡(luò)處理論文
摘要：設(shè)計(jì)了一種使用FPGA和ARM計(jì)算機(jī)配合的嵌入式雷達(dá)信號處理點(diǎn)跡系統(tǒng)。詳細(xì)說明了系統(tǒng)軟硬件結(jié)構(gòu)和系統(tǒng)軟件設(shè)計(jì)。實(shí)踐證明該系統(tǒng)能很好地完成雷達(dá)控制、點(diǎn)跡處理、通信等功能。
關(guān)鍵詞：FPGA；ARM、QT、點(diǎn)跡處理、通信
雷達(dá)的基本組成由天饋線、發(fā)射、接收、信號處理、波控、終端等分系統(tǒng)構(gòu)成。信號處理處于前端和后端連接的核心子系統(tǒng)在整個(gè)雷達(dá)系統(tǒng)具有非常重要的作用。主要完成目標(biāo)的檢測功能，包括：發(fā)射波束控制、脈沖壓縮、MTD/MTI濾波、恒虛警處理、雜波圖、滑窗檢測、點(diǎn)跡處理等。
隨著現(xiàn)代雷達(dá)數(shù)字處理能力的大幅提升，雷達(dá)信號處理需要處理的輸出量日益提高，且大量數(shù)據(jù)對信息的傳輸實(shí)時(shí)性也有很高的要求。除此之外信號處理還要連接控制其他分系統(tǒng)包括時(shí)序、控制信號等等。現(xiàn)代雷達(dá)信號處理一般采取高速并行處理的FPGA、DSP系統(tǒng)和實(shí)時(shí)性很高的嵌入式計(jì)算機(jī)組成。低空預(yù)警雷達(dá)是針對國內(nèi)民防領(lǐng)域和國際市場的需求，研制的一種戰(zhàn)場偵察雷達(dá)。該雷達(dá)主要對半徑100公里以內(nèi)的低空直升機(jī)和慢速飛行器進(jìn)行監(jiān)視、定位，并提供目標(biāo)的距離、方位和高度信息。針對系統(tǒng)規(guī)模較小、成本較低特點(diǎn)，低空預(yù)警雷達(dá)的信號處理設(shè)計(jì)了一種FPGA+ARM9架構(gòu)處理平臺。在正常工作模式下，雷達(dá)前端傳送的和差波束數(shù)據(jù)通過線纜進(jìn)入FPGA，在FPGA內(nèi)完成脈沖壓縮、FIR濾波、雜波圖、恒虛警、滑窗檢測，并將檢測結(jié)果送入DSP，將得到的點(diǎn)跡數(shù)據(jù)送給ARM。ARM系統(tǒng)運(yùn)行嵌入式Linux系統(tǒng)，完成串口連接外部設(shè)備，網(wǎng)絡(luò)接收波控和終端系統(tǒng)命令，驅(qū)動(dòng)FPGA實(shí)現(xiàn)對雷達(dá)系統(tǒng)的控制，并完成相應(yīng)數(shù)據(jù)的通信傳輸。
1系統(tǒng)硬件平臺介紹
1.1整體架構(gòu)設(shè)計(jì)
對于低空預(yù)警雷達(dá)，信號處理需要處理一定量的信號和數(shù)據(jù)�；趯ο到y(tǒng)成本，成熟度，開發(fā)周期，及信號處理系統(tǒng)的需求考慮，信號處理分系統(tǒng)在可滿足處理能力的情況下，通過采用模塊化高可靠性插件，高速DSP處理芯片，超大規(guī)�？删幊踢壿嫻碳�，高性能ARM嵌入式計(jì)算機(jī)等技術(shù)，可使系統(tǒng)設(shè)備量大大降低，并有效的提高了系統(tǒng)可靠性，降低了失效率，減少了維修時(shí)間。系統(tǒng)設(shè)計(jì)為由一塊信號處理板完成信號處理的全部功能，信號處理板的硬件架構(gòu)如圖1所示。
FPGA模塊采用ALTERA公司的Stratix IV 型FP4SE360模塊，其處理能力等價(jià)邏輯單元353600LE，嵌入式存儲(chǔ)器達(dá)到18Mbit，含1040個(gè)18X18乘法器，是具有大量處理能力的較高端FPGA器件，外部存儲(chǔ)器采用了4片221x36bits SSRAM 可以滿足系統(tǒng)存儲(chǔ)使用。DSP使用ADI公司的TS201，主頻達(dá)500Mhz。ARM采用的是盛博科技的SAM-3471計(jì)算機(jī)。整個(gè)信號處理的系統(tǒng)流程圖如圖2。
1 .2 ARM系統(tǒng)介紹
上圖所示是SAM-3471計(jì)算機(jī)模塊，它采用的是ARM9CPU運(yùn)行頻率208/416Mhz。配有4片 32MB SDRAM內(nèi)存。具有3個(gè)UARTs口、2路232串口、1路100M網(wǎng)口等外部通訊接口。板上預(yù)留了音頻、LCD、觸摸屏等接口可供調(diào)試使用。ARM板以總線形式連接FPGA，通過驅(qū)動(dòng)與FPGA通信。
2 軟件系統(tǒng)設(shè)計(jì)
ARM計(jì)算機(jī)上運(yùn)行的是嵌入式Linux實(shí)時(shí)操作系統(tǒng)軟件。ARM軟件完成的功能是系統(tǒng)上電后，Linux系統(tǒng)啟動(dòng)后完成驅(qū)動(dòng)FPGA，對FPGA寄存器數(shù)據(jù)進(jìn)行初始化。通過網(wǎng)絡(luò)與終端分系統(tǒng)、波控分系統(tǒng)通信。接收各種操作命令控制FPGA完成功能的實(shí)現(xiàn)。同時(shí)將點(diǎn)跡、方位、系統(tǒng)狀態(tài)信息發(fā)給終端系統(tǒng)顯示。采集波束校正數(shù)據(jù)平發(fā)送給波控與終端顯示。通過串口接收GPS授時(shí)和定北數(shù)據(jù)，獲得基準(zhǔn)時(shí)間后為整個(gè)系統(tǒng)對時(shí)等。軟件的流程圖如圖3。
系統(tǒng)軟件采用虛擬機(jī)VMware下虛擬Ubuntu10.10操作系統(tǒng)，在QtCreator下開發(fā)和編譯程序。將編譯好的程序通過FTP方式拷入ARM嵌入式系統(tǒng)中，通過啟動(dòng)腳本調(diào)用的方式調(diào)試開發(fā)和運(yùn)行。
2.1嵌入式linux和開發(fā)工具QT
ARM操作系統(tǒng)采用的是基于2.6內(nèi)核的嵌入式Linux操作系統(tǒng)，程序采用QT/Embedded開發(fā)。QT是Trontech公司開發(fā)的一個(gè)多平臺的C++圖形用戶界面應(yīng)用程序框架。它具有以下特點(diǎn)：
支持多種操作系統(tǒng)，程序可在不同系統(tǒng)下開發(fā)，并進(jìn)行方便的移植。
QT使用了面向?qū)ο蠹夹g(shù)組件設(shè)計(jì)。模塊化的程度非常高，可重用性較好。
QT提供了豐富的API函數(shù)和大量的技術(shù)文檔方便用戶開發(fā)自己的應(yīng)用程序。
QT/Embedded以原始Qt為基礎(chǔ)，并做了許多出色的調(diào)整以適用于嵌入式環(huán)境。
2.3 主任務(wù)和數(shù)據(jù)處理的實(shí)現(xiàn)
主任務(wù)和數(shù)據(jù)處理主要完成雷達(dá)方位的獲取，雷達(dá)點(diǎn)跡的獲取，并將獲的相應(yīng)數(shù)據(jù)傳送到雷達(dá)終端中。數(shù)據(jù)處理主要是包括系統(tǒng)工作方式、雷達(dá)頻點(diǎn)、轉(zhuǎn)速、雷達(dá)工作狀態(tài)等各種雷達(dá)監(jiān)視和控制功能的實(shí)現(xiàn)。程序中創(chuàng)建主任務(wù)類CMainProcess，初始化時(shí) 調(diào)用語句QCoreApplication a（argc， argv）啟用QT中信號/槽的機(jī)制。在主處理類的構(gòu)造函數(shù)中創(chuàng)建QTimer定時(shí)器對象PlotTimer，并設(shè)置槽函數(shù)PlotTimeoutSlot連接（connect）到此對象上，語句PlotTimer->start啟用定時(shí)器。槽函數(shù)主要完成對FPGA的讀寫，獲得方位、點(diǎn)跡數(shù)據(jù)，解析處理后發(fā)送出去。在設(shè)置好的時(shí)間周期內(nèi)系統(tǒng)會(huì)自動(dòng)調(diào)用此槽函數(shù)。實(shí)現(xiàn)點(diǎn)跡、方位的不停讀取和處理。
數(shù)據(jù)處理是通過創(chuàng)建一個(gè)QObject的派生類CDataProcess及其成員函數(shù)實(shí)現(xiàn)的。在主函數(shù)初始化中定義CDataProcess類對象。該類的成員函數(shù)完成的功能有：調(diào)用FPGA完成雷達(dá)系統(tǒng)的的控制、完成終端命令數(shù)據(jù)的處理、GPS定位數(shù)據(jù)格式的解析處理和發(fā)送、雷達(dá)天線伺服的控制等等。程序其他的對象對數(shù)據(jù)的處理均是調(diào)用該類的函數(shù)實(shí)現(xiàn)的。
2.4 串口通訊的實(shí)現(xiàn)
系統(tǒng)使用了一個(gè)串口，用于接收GPS時(shí)間數(shù)據(jù)，給整個(gè)雷達(dá)對時(shí)。創(chuàng)建一個(gè)QThread的派生類QtSerialThread完成整個(gè)串口的操作。對于函數(shù)tcgetattr、tcsetattr完成串口設(shè)備的操作 。程序初始化時(shí)通過串口設(shè)置參數(shù)、串口數(shù)據(jù)緩存操作、打開串口設(shè)備文件、配置串口的工作參數(shù)的方式初始化串口。編寫串口發(fā)送和接收函數(shù)。串口接收函數(shù)用于按照協(xié)議接收GPS數(shù)據(jù)。并將此接收的數(shù)據(jù)作為參數(shù)產(chǎn)生一個(gè)信號和數(shù)據(jù)處理的相應(yīng)處理槽函數(shù)connect連接起來。創(chuàng)建串口處理線程，使用QThread的start（）函數(shù)運(yùn)行線程。在線程運(yùn)行函數(shù)run（）中循環(huán)接收和處理串口數(shù)據(jù)。
2.5 網(wǎng)絡(luò)通訊的實(shí)現(xiàn)
系統(tǒng)使用UDP的方式進(jìn)行網(wǎng)絡(luò)通信。網(wǎng)絡(luò)通信主要實(shí)現(xiàn)網(wǎng)絡(luò)的創(chuàng)建，并與其他的分系統(tǒng)進(jìn)行數(shù)據(jù)交互。主要是通過創(chuàng)建一個(gè)UDP處理類UDPReciveUtil，創(chuàng)建一個(gè)類TsServerProcess和創(chuàng)建一個(gè)QThread的派生類ThreadOfTsData類和完成整個(gè)網(wǎng)絡(luò)功能的實(shí)現(xiàn)。程序啟動(dòng)后產(chǎn)生類ThreadOfTsData的對象產(chǎn)生網(wǎng)絡(luò)線程。在線程初始化時(shí)使用類UDPReciveUtil產(chǎn)生UDP Socket并進(jìn)行ip地址和端口號的綁定。線程運(yùn)行時(shí)使用QT的QUdpSocket成員函數(shù)hasPendingDatagrams和readDatagram得到網(wǎng)絡(luò)數(shù)據(jù)。將數(shù)據(jù)通過類TsServerProcess進(jìn)行網(wǎng)絡(luò)數(shù)據(jù)協(xié)議的解析和相應(yīng)處理，發(fā)送等。
2.6 程序的編譯和加載
將產(chǎn)生的可執(zhí)行程序，用FTP方式拷到目標(biāo)機(jī)中，同時(shí)將QT庫文件libQtNetwork.so.4、libQtCore.so.4拷入。在profile文件里添加程序運(yùn)行語句，使系統(tǒng)程序開機(jī)后自動(dòng)運(yùn)行。
3 總結(jié)
本文設(shè)計(jì)了一種通過FPGA和ARM系統(tǒng)實(shí)現(xiàn)雷達(dá)通信系統(tǒng)的方式，通過編程工具QT使通信系統(tǒng)具備網(wǎng)絡(luò)、串口等多線程處理方式。借助FPGA實(shí)現(xiàn)了雷達(dá)點(diǎn)跡、方位、系統(tǒng)監(jiān)控等多種功能。由于采用ARM平臺和Linux系統(tǒng)。雷達(dá)通信系統(tǒng)具有實(shí)時(shí)性高、開發(fā)便捷，處理功能強(qiáng)大的優(yōu)點(diǎn)。目前該系統(tǒng)已在低空警戒雷達(dá)信號處理實(shí)際使用，取得了較好的效果。
參考文獻(xiàn)：
[1] 丁鷺飛，耿富錄.雷達(dá)原理[M].西安：西安電子科技大學(xué)出版社，2001.
[2] 魏洪星，胡亮，曲學(xué)樓.嵌入式系統(tǒng)設(shè)計(jì)與實(shí)例開發(fā)實(shí)驗(yàn)教材II [M].北京：清華大學(xué)出版社， 2005.
[3] 韋東山.嵌入式 Linux 應(yīng)用開發(fā)完全手冊[M].北京：人民郵電出版社，2009.
[4] 李善平，劉文峰，王煥龍，等.Linux與嵌入式系統(tǒng)[M].北京：清華大學(xué)出版社，2003.
[5] 何子述，夏威.現(xiàn)代數(shù)字信號處理及其應(yīng)用[M].北京：清華大學(xué)出版社，2009.
【基于FPGA和ARM9的低空預(yù)警雷達(dá)信號處理點(diǎn)跡通網(wǎng)絡(luò)處理論文】相關(guān)文章：
基于微處理器的FPGA配置方案10-19
基于FPGA的雙功能多普勒超聲成像儀實(shí)時(shí)信號處理系統(tǒng)設(shè)計(jì)07-16
多DSP系統(tǒng)實(shí)現(xiàn)雷達(dá)極化信號兩對IQ的采集和處理08-07
基于FPGA的DDS信號發(fā)生器的設(shè)計(jì)09-12
基于PCI接口的高速數(shù)字信號處理板卡的設(shè)計(jì)09-24
基于FPGA的多路模擬量、數(shù)字量采集與處理系統(tǒng)07-28
基于希爾伯特-黃變換的信號處理方法研究08-28