- 相關(guān)推薦
2015電信校園招聘筆試題目
1、寫出下面英文縮寫的解釋。
(1) PCB 印刷電路板
(2) RTC 實(shí)時時鐘芯片
(3) FPGA 現(xiàn)場可編程門陣列
(4) ASIC 特定用途集成電路/專用集成電路
(5) DMA 直接內(nèi)存存取
(6) DSP 數(shù)字信號處理器
(7) FIFO 先入先出隊(duì)列
(8) KCMR 共模抑制比
(9) GSM 全球移動通信系統(tǒng)
(10) OTA 空中下載
2、HOLD TIME和SETUP TIME的概念是什么?
答：建立時間(setup time)是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器; 保持時間(hold time)是指在觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間， 如果保持時間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。
3、信號位于高頻段時，布局與布線有哪些需注意的地方?
4、TTL器件和CMOS器件互相驅(qū)動時需注意什么?
答：電平關(guān)系，必須保證在各自的電平范圍內(nèi)工作，否則，不能滿足正常邏輯功能，嚴(yán)重時會燒毀芯片。
驅(qū)動能力，必須根據(jù)器件的特性參數(shù)仔細(xì)考慮，計算和試驗(yàn)，否則很可能造成隱患，在電源波動，受到干擾時系統(tǒng)就會崩潰。
時延特性，在高速信號進(jìn)行邏輯電平轉(zhuǎn)換時，會帶來較大的延時，設(shè)計時一定要充分考慮其容限。
5、低噪聲放大器的設(shè)計，輸入輸出阻抗匹配網(wǎng)絡(luò)按怎樣的原則設(shè)計?
6、用Verilog或VHDL設(shè)計一個用D觸發(fā)器實(shí)現(xiàn)的二分頻邏輯電路，并給出邏輯圖。
答：就是把D觸發(fā)器的輸出端加非門接到D端。
7、什么是反射系數(shù)?駐波系數(shù)和反射系數(shù)有何關(guān)系?
答：反射系數(shù)：在靠近兩傳播媒介的分界面處，靠近網(wǎng)絡(luò)或傳輸線的端口處，或靠近不連續(xù)點(diǎn)處，正弦反射電流或反射波分量與相應(yīng)的入射電流或入射波分量的復(fù)值比。
8、如果有一個CPU，復(fù)位為高有效，用分立元件畫出一個復(fù)位電路，并畫出復(fù)位信號的波形。
9、若負(fù)載阻抗為ZL，傳輸線特性阻抗為ZO，則求電壓駐波比。
10、電子設(shè)備在結(jié)構(gòu)上的解決電磁兼容性問題的措施有哪些?
11、簡要說明你用過或?qū)W習(xí)過的一款處理器芯片，說明其型號、資源、相關(guān)參數(shù)、開發(fā)環(huán)境及相關(guān)設(shè)計開發(fā)流程，畫出其最小系統(tǒng)圖。
12、說明阻抗匹配的概念和含義，什么時候需做阻抗的匹配，為什么?
答：阻抗匹配定義為：負(fù)載阻抗與電源內(nèi)阻抗或與傳輸線波阻抗之間的特定配合關(guān)系。它是指負(fù)載阻抗與激勵源內(nèi)部阻抗互相適配，得到最大功率輸出的一種工作狀態(tài)。 匹配條件：(1)、負(fù)載阻抗等于信源內(nèi)阻抗，即它們的模與輻角分別相等，這時在負(fù)載阻抗上可以得到無失真的電壓傳輸。 (2)、負(fù)載阻抗等于信源內(nèi)阻抗的共軛值，即它們的模相等而輻角之和為零。這時在負(fù)載阻抗上可以得到最大功率。這種匹配條件稱為共軛匹配。如果信源內(nèi)阻抗和負(fù)載阻抗均為純阻性，則兩種匹配條件是等同的。
13、噪聲系數(shù)的定義。
答：噪聲系數(shù)NF=輸入端信噪比/輸出端信噪比
14、天線增益dbd和dbi各代表何含義，他們有何關(guān)系?
答：DBi是相對于點(diǎn)源天線的增益，在各方向的輻射是均勻的;dBd相對于對稱陣子天線的增益dBi=dBd+2.15。
【電信校園招聘筆試題目】相關(guān)文章：
人人校園招聘筆試題目11-08
吉林電信校園招聘筆試真題11-21
建行校園招聘柜員崗位筆試題目11-10
唯品會校園招聘筆試題目02-21
幼師招聘筆試題目06-29
長沙銀行招聘筆試題目01-14
消防文員招聘筆試題目01-04
醫(yī)院護(hù)士招聘筆試題目04-03
招商證券校園招聘筆試題目 北京 柜臺業(yè)務(wù)11-21
2024萬科招聘筆試題目09-30