混合基FFT處理器的設計與Verilog實現(xiàn)

全部作者： 王靖琰 曹新民 第1作者單位： 中國科學院上海應用物理研究所 論文摘要： 本文介紹了混合基FFT算法的基本原理，用Verilog語言設計和實現(xiàn)了1個6點混合基 FFT處理器，實驗結果證明本處理器能正確地完成6點FFT變換。 關鍵詞： 混合基FFT；流水線處理器；可編程邏輯器件；Verilog (瀏覽全文) 發(fā)表日期： 2008年02月25日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【混合基FFT處理器的設計與Verilog實現(xiàn)】相關文章：

用Verilog HDL實現(xiàn)I2C總線功能06-01

都市頻道制作網(wǎng)的設計與實現(xiàn)05-29

高職院�；旌蠈W習模式設計與應用探究論文05-03

城市旅游網(wǎng)站的設計與實現(xiàn)論文（精選6篇）05-07

基于minigui的網(wǎng)真機界面的實現(xiàn)08-05

利用電力線實現(xiàn)住宅智能化06-13

如何通過內部控制實現(xiàn)企業(yè)持續(xù)性發(fā)展05-21

企業(yè)法律風險防范體系建立的原因及實現(xiàn)路徑08-06

構筑企業(yè)數(shù)據(jù)中心　實現(xiàn)理性分析決策06-04

企業(yè)知識管理的實現(xiàn)技術和工具的電商論文05-02